**  ，電子工程師劉工分享了AH8650電源管理IC量產(chǎn)中出現(xiàn)自激振蕩問題的解決過程，該DC-DC轉(zhuǎn)換器在實(shí)驗(yàn)室測試正常
，但實(shí)際應(yīng)用中因PCB布局不當(dāng)導(dǎo)致500kHz異常振蕩，表現(xiàn)為輸出電壓紋波增大、效率下降 ，通過分析發(fā)現(xiàn)
，高頻功率回路面積過大（120mm2） 、地平面設(shè)計(jì)缺陷及反饋網(wǎng)絡(luò)受干擾是主因，優(yōu)化措施包括：縮小功率回路至25mm2、采用單點(diǎn)星形接地
、縮短反饋?zhàn)呔€并遠(yuǎn)離開關(guān)節(jié)點(diǎn)、就近布置去耦電容 ，改進(jìn)后相位裕度提升至65度
，效率達(dá)93%，EMI顯著降低 ，案例凸顯了開關(guān)電源布局中功率回路優(yōu)化 、地平面分割及寄生參數(shù)控制的關(guān)鍵性
，強(qiáng)調(diào)PCB布局對(duì)穩(wěn)定性的決定性作用 。

本文目錄導(dǎo)讀：

1. 一個(gè)令人頭疼的自激問題
2. AH8650電路基礎(chǔ)與典型應(yīng)用
3. 問題現(xiàn)象與初步分析
4. PCB布局的深入排查
5. 自激振蕩的根本原因
6. PCB布局優(yōu)化方案
7. 優(yōu)化效果驗(yàn)證
8. 經(jīng)驗(yàn)總結(jié)與設(shè)計(jì)建議

一個(gè)令人頭疼的自激問題

作為一名從業(yè)多年的電子工程師，我（劉工）最近遇到了一個(gè)頗具挑戰(zhàn)性的問題——AH8650電源管理IC在應(yīng)用中出現(xiàn)了自激振蕩現(xiàn)象 ，這個(gè)看似簡單的DC-DC轉(zhuǎn)換器電路
，在實(shí)驗(yàn)室測試階段表現(xiàn)完美，卻在量產(chǎn)階段出現(xiàn)了意想不到的振蕩問題 ，經(jīng)過一周的排查和實(shí)驗(yàn)，最終發(fā)現(xiàn)問題根源在于PCB布局不當(dāng)
，本文將詳細(xì)記錄這次問題解決的完整過程,希望能為遇到類似問題的工程師提供參考。

AH8650電路基礎(chǔ)與典型應(yīng)用

AH8650是一款高效同步降壓轉(zhuǎn)換器，輸入電壓范圍4.5V至28V ，輸出電流可達(dá)5a
，廣泛應(yīng)用于消費(fèi)電子
、工業(yè)控制和通信設(shè)備中，其典型應(yīng)用電路包括輸入濾波電容、功率電感 、輸出濾波電容以及反饋網(wǎng)絡(luò)等基本元件
。

在理想情況下 ，AH8650應(yīng)能提供穩(wěn)定的輸出電壓
，效率可達(dá)95%以上，然而在實(shí)際應(yīng)用中 ，許多工程師反饋該芯片容易出現(xiàn)自激振蕩現(xiàn)象
，表現(xiàn)為輸出電壓紋波異常增大，甚至導(dǎo)致系統(tǒng)不穩(wěn)定 ，這種問題往往不是芯片本身的設(shè)計(jì)缺陷,而是外圍電路特別是PCB布局不當(dāng)所致。

問題現(xiàn)象與初步分析

在我們的案例中,自激振蕩表現(xiàn)為以下幾點(diǎn)特征：

• 輕載條件下輸出電壓出現(xiàn)周期性波動(dòng)
• 開關(guān)節(jié)點(diǎn)波形異常
  ，出現(xiàn)額外的振鈴現(xiàn)象
• 系統(tǒng)效率明顯下降
• 電磁干擾(EMI)測試超標(biāo)

初步測量顯示，振蕩頻率約為500kHz ，遠(yuǎn)高于芯片的開關(guān)頻率(300kHz)，這明顯不符合正常工作情況
，我們首先懷疑是反饋環(huán)路補(bǔ)償不當(dāng)導(dǎo)致的穩(wěn)定性問題,但檢查補(bǔ)償網(wǎng)絡(luò)參數(shù)后發(fā)現(xiàn)與規(guī)格書推薦值一致 。

隨后，我們使用網(wǎng)絡(luò)分析儀測量環(huán)路增益和相位裕度 ，發(fā)現(xiàn)相位裕度僅有30度左右（通常要求大于45度）
，這解釋了系統(tǒng)為何處于不穩(wěn)定邊緣，單純調(diào)整補(bǔ)償參數(shù)并不能從根本上解決問題 ，因?yàn)橐坏┴?fù)載或輸入電壓變化,系統(tǒng)又會(huì)變得不穩(wěn)定
。

PCB布局的深入排查

當(dāng)我們開始懷疑PCB布局問題時(shí),重點(diǎn)檢查了以下幾個(gè)方面：

1. 功率回路面積：發(fā)現(xiàn)高頻功率回路（包括輸入電容
   、高端MOSFET、低端MOSFET和電感形成的回路）面積過大
   ，達(dá)到了約120mm2。

2. 地平面分割不當(dāng)：模擬地和功率地之間的連接點(diǎn)選擇不當(dāng),導(dǎo)致反饋信號(hào)受到開關(guān)噪聲干擾 。

   

3. 關(guān)鍵元件位置：反饋電阻分壓網(wǎng)絡(luò)距離開關(guān)節(jié)點(diǎn)過近,且走線過長
   。

4. 去耦電容布局：輸入和輸出電容距離芯片引腳較遠(yuǎn),增加了寄生電感。

通過熱成像儀還發(fā)現(xiàn)
，在振蕩發(fā)生時(shí)，電感和IC的溫升明顯高于正常情況,這進(jìn)一步佐證了我們的懷疑 。

自激振蕩的根本原因

綜合各項(xiàng)測試數(shù)據(jù)和分析,我們確定了自激振蕩的根本原因：

1. 大環(huán)路面積導(dǎo)致的高頻輻射：較大的功率回路面積相當(dāng)于一個(gè)高效的電磁輻射天線,產(chǎn)生的電磁場會(huì)耦合到控制環(huán)路中
   。

2. 地噪聲影響反饋精度：不當(dāng)?shù)牡仄矫嬖O(shè)計(jì)使反饋信號(hào)參考地電位受到開關(guān)噪聲調(diào)制。

3. 寄生參數(shù)引發(fā)諧振：PCB走線過長引入的寄生電感和電容在特定頻率下形成諧振電路 。

4. 元件布局不當(dāng)導(dǎo)致EMI耦合：反饋網(wǎng)絡(luò)靠近高頻開關(guān)節(jié)點(diǎn),容易通過容性耦合引入干擾
   。

PCB布局優(yōu)化方案

基于上述分析,我們對(duì)PCB布局進(jìn)行了全面優(yōu)化：

最小化功率回路面積

我們重新安排了輸入電容(CIN) 、高端MOSFET(Q1)
、低端MOSFET(Q2)和電感(L1)的位置 ，使它們之間的連接路徑最短,具體措施包括：

• 將輸入電容盡量靠近VIN和GND引腳
• 采用對(duì)稱布局減小環(huán)路面積
• 使用寬而短的銅箔連接功率元件

優(yōu)化后
，高頻功率回路面積從120mm2縮減到約25mm2。

改進(jìn)地平面設(shè)計(jì)

我們采用了"單點(diǎn)星形接地"策略：

• 保持完整的底層地平面
• 在IC下方設(shè)置單獨(dú)的模擬地島
• 功率地和模擬地在芯片GND引腳下方單點(diǎn)連接
• 反饋網(wǎng)絡(luò)的所有接地都連接到模擬地島

優(yōu)化反饋網(wǎng)絡(luò)布局

針對(duì)反饋網(wǎng)絡(luò)采取了以下措施：

• 將反饋電阻盡可能靠近FB引腳放置
• 反饋?zhàn)呔€遠(yuǎn)離開關(guān)節(jié)點(diǎn)和電感
• 在反饋?zhàn)呔€兩側(cè)布設(shè)接地保護(hù)線
• 必要時(shí)增加一個(gè)小電容(10-100pF)在反饋節(jié)點(diǎn)對(duì)地，濾波高頻噪聲

去耦電容布局優(yōu)化

我們遵循"就近原則"布置去耦電容：

• 輸入陶瓷電容緊貼芯片VIN引腳
• 輸出電容靠近電感放置
• 使用多個(gè)小容量電容并聯(lián)代替單個(gè)大電容
• 采用短而寬的連接走線減小ESL

優(yōu)化效果驗(yàn)證

實(shí)施上述優(yōu)化后,我們對(duì)電路進(jìn)行了全面測試：

1. 波形測試：開關(guān)節(jié)點(diǎn)波形干凈 ，振鈴現(xiàn)象消失，上升/下降沿陡峭但無過沖 。

2. 環(huán)路穩(wěn)定性測試：相位裕度提升到65度,增益裕度也滿足了設(shè)計(jì)要求。

3. 負(fù)載瞬態(tài)響應(yīng)：輸出電壓在負(fù)載突變時(shí)的跌落和過沖均在規(guī)格范圍內(nèi)
   。

4. 效率測試：滿負(fù)載效率從原來的89%提升到93%,輕載效率提升更為明顯。

5. EMI測試：傳導(dǎo)和輻射干擾均下降了15dB以上,完全符合相關(guān)標(biāo)準(zhǔn) 。

經(jīng)驗(yàn)總結(jié)與設(shè)計(jì)建議

通過這次AH8650自激振蕩問題的解決,我總結(jié)了以下幾點(diǎn)PCB布局經(jīng)驗(yàn)：

1. 功率回路優(yōu)先：在設(shè)計(jì)初期就要規(guī)劃好高頻功率回路路徑,確保面積最小化
   。

2. 區(qū)分模擬與功率地：對(duì)于開關(guān)電源,必須正確處理模擬信號(hào)地和功率地的關(guān)系。

3. 關(guān)注寄生參數(shù)：高頻下
   ，PCB走線的寄生電感和電容不容忽視,特別是反饋等敏感網(wǎng)絡(luò) 。

4. 充分利用多層板：四層板設(shè)計(jì)中,完整的地平面和電源平面能顯著改善EMI性能
   。

   

5. 遵循廠商布局指南：芯片廠商提供的布局建議往往基于大量實(shí)驗(yàn),不應(yīng)輕易忽視。

6. 預(yù)留優(yōu)化空間：關(guān)鍵元件如反饋電阻、補(bǔ)償網(wǎng)絡(luò)等應(yīng)預(yù)留調(diào)整位置和參數(shù)的空間 。

PCB布局對(duì)開關(guān)電源性能的影響怎么強(qiáng)調(diào)都不為過
，AH8650的自激振蕩問題表面上看是穩(wěn)定性問題，本質(zhì)上卻是電磁兼容和信號(hào)完整性問題 ，希望通過本文的案例分析
，能幫助工程師們避免類似的"坑",設(shè)計(jì)出更穩(wěn)定可靠的電源系統(tǒng)
。

好的電路設(shè)計(jì)不僅要有正確的原理圖，還需要精心規(guī)劃的PCB布局 ，解決問題不在于更換更好的元件
，而在于優(yōu)化它們之間的"關(guān)系"——這正是PCB布局的藝術(shù)所在。

? 振邦微科技版權(quán)所有，轉(zhuǎn)載請注明出處 。