本文分享了資深電子工程師劉工在AH8650電源管理IC設(shè)計(jì)中遭遇的自激振蕩案例 ，由于PCB布局不當(dāng)（如反饋路徑過(guò)長(zhǎng)、功率地分割等）
，開(kāi)關(guān)噪聲耦合至反饋環(huán)路，導(dǎo)致200kHz異常振蕩 ，表現(xiàn)為高頻嘯叫和輸出電壓紋波
，通過(guò)72小時(shí)排查，采用環(huán)路補(bǔ)償調(diào)整 、優(yōu)化布局（縮短關(guān)鍵路徑
、強(qiáng)化地平面連續(xù)性等）及屏蔽措施解決問(wèn)題 ，文章總結(jié)了開(kāi)關(guān)電源PCB布局五大原則（如星型接地、關(guān)鍵路徑最小化等）
，并強(qiáng)調(diào)仿真驗(yàn)證的重要性，指出細(xì)微的布局差異可能引發(fā)系統(tǒng)性振蕩 ，為同類(lèi)設(shè)計(jì)提供了實(shí)用參考 。 ，（字?jǐn)?shù)：199）

本文目錄導(dǎo)讀：

1. 引言：當(dāng)電路板開(kāi)始"唱歌"
2. 問(wèn)題現(xiàn)象：AH8650電路的異常表現(xiàn)
3. 理論分析：自激振蕩的產(chǎn)生機(jī)制
4. 問(wèn)題排查：從原理圖到PCB的逐項(xiàng)驗(yàn)證
5. 解決方案：優(yōu)化PCB布局的五項(xiàng)關(guān)鍵措施
6. 實(shí)施效果：?jiǎn)栴}解決與性能提升
7. PCB布局的黃金法則
8. 進(jìn)階技巧：使用仿真工具預(yù)防問(wèn)題
9. 細(xì)節(jié)決定成敗

當(dāng)電路板開(kāi)始"唱歌"

作為一名工作了15年的電子工程師,我（劉工）遇到過(guò)無(wú)數(shù)PCB設(shè)計(jì)問(wèn)題
，但最令人頭疼的莫過(guò)于電路板"自發(fā)"產(chǎn)生的振蕩問(wèn)題，我在一個(gè)AH8650電源管理IC的應(yīng)用設(shè)計(jì)中遇到了典型的自激振蕩現(xiàn)象——電路板發(fā)出高頻嘯叫聲 ，輸出電壓出現(xiàn)異常紋波
，經(jīng)過(guò)72小時(shí)的連續(xù)排查，最終發(fā)現(xiàn)問(wèn)題根源在于PCB布局不當(dāng)引發(fā)的干擾 ，本文將詳細(xì)分享這一案例的排查過(guò)程與解決方案
，希望能為遇到類(lèi)似問(wèn)題的工程師提供參考
。

問(wèn)題現(xiàn)象：AH8650電路的異常表現(xiàn)

AH8650是一款高效率同步降壓轉(zhuǎn)換器,工作頻率1.2MHz，輸入電壓范圍4.5V-30V ，最大輸出電流3a
，在我們的智能家居控制板設(shè)計(jì)中，它負(fù)責(zé)為MCU和外圍電路提供穩(wěn)定的3.3V電源。

初期測(cè)試階段 ，電路表現(xiàn)出以下異常：

1. 空載時(shí),電感L1發(fā)出約200kHz的高頻嘯叫聲（數(shù)據(jù)手冊(cè)標(biāo)明工作頻率應(yīng)為1.2MHz）
2. 輸出電壓3.3V上疊加了約200mVpp的低頻紋波（設(shè)計(jì)要求<50mVpp）
3. 負(fù)載電流超過(guò)1A時(shí),轉(zhuǎn)換效率驟降10%（從標(biāo)稱(chēng)的92%降至82%）
4. 紅外測(cè)溫顯示MOSFET溫度異常升高至85℃（正常應(yīng)低于60℃）

這些現(xiàn)象都指向一個(gè)可能：電路發(fā)生了自激振蕩 。

理論分析：自激振蕩的產(chǎn)生機(jī)制

在開(kāi)關(guān)電源中,自激振蕩通常由以下因素共同導(dǎo)致：

1. 反饋環(huán)路不穩(wěn)定：相位裕度不足或增益過(guò)大
2. PCB布局寄生參數(shù)：長(zhǎng)走線引入的寄生電感和電容
3. 元件選型不當(dāng)：輸出電容ESR過(guò)高或電感飽和電流不足
4. 地回路設(shè)計(jì)缺陷：形成的地環(huán)路引入額外阻抗

根據(jù)反饋控制系統(tǒng)理論,當(dāng)環(huán)路增益∣Aβ∣≥1且相位偏移達(dá)到360°時(shí)
，系統(tǒng)就會(huì)產(chǎn)生振蕩，AH8650采用峰值電流模式控制 ，其穩(wěn)定性主要受以下因素影響：

• 補(bǔ)償網(wǎng)絡(luò)設(shè)計(jì)（Rcomp/Ccomp）
• 輸出LC濾波器特性
• 電流檢測(cè)回路布局

問(wèn)題排查：從原理圖到PCB的逐項(xiàng)驗(yàn)證

第一階段：原理圖復(fù)查

1. 比對(duì)數(shù)據(jù)手冊(cè)參考設(shè)計(jì),確認(rèn)元件參數(shù)：

   • 反饋分壓電阻R1=100kΩ，R2=20kΩ（計(jì)算得Vout=3.3V）
   • 補(bǔ)償網(wǎng)絡(luò)Rcomp=24.9kΩ
     ，Ccomp=1nF（與推薦值一致）
   • 輸出電容Cout=22μF陶瓷電容（低ESR）
   • 電感L1=4.7μH（滿(mǎn)足1.2MHz工作頻率要求）

2. 使用網(wǎng)絡(luò)分析儀測(cè)量環(huán)路響應(yīng)：

   • 穿越頻率：約80kHz（低于1/5開(kāi)關(guān)頻率）
   • 相位裕度：僅35°（推薦>45°）

初步判斷補(bǔ)償網(wǎng)絡(luò)需要調(diào)整,但這無(wú)法解釋200kHz的異常振蕩頻率
。

第二階段：PCB布局檢查

采用四層板設(shè)計(jì)（Top-Gnd-Power-Bottom），發(fā)現(xiàn)以下問(wèn)題：

1. SW節(jié)點(diǎn)走線過(guò)長(zhǎng)（約25mm） ，形成天線效應(yīng)
2. 反饋?zhàn)呔€穿越功率區(qū)域
   ，耦合了開(kāi)關(guān)噪聲
3. 地平面分割不當(dāng)，功率地和信號(hào)地僅通過(guò)單點(diǎn)連接
4. 輸入電容放置過(guò)遠(yuǎn)（距VIN引腳>5mm）

使用示波器測(cè)量關(guān)鍵節(jié)點(diǎn)波形：

• SW開(kāi)關(guān)節(jié)點(diǎn)振鈴明顯,峰值超過(guò)輸入電壓30%
• FB引腳檢測(cè)到約200mV的開(kāi)關(guān)噪聲（應(yīng)為干凈直流）
• 地彈現(xiàn)象明顯,PGND與SGND間存在50mVpp噪聲

第三階段：EMI測(cè)試驗(yàn)證

使用近場(chǎng)探頭掃描發(fā)現(xiàn)：

1. SW節(jié)點(diǎn)區(qū)域輻射超標(biāo)（特別是200MHz頻段）
2. 電感周邊存在強(qiáng)磁場(chǎng)泄漏
3. 反饋?zhàn)呔€充當(dāng)了有效的噪聲接收天線

至此確認(rèn)：PCB布局不當(dāng)導(dǎo)致開(kāi)關(guān)噪聲耦合進(jìn)反饋環(huán)路 ，引發(fā)次諧波振蕩。

解決方案：優(yōu)化PCB布局的五項(xiàng)關(guān)鍵措施

縮短關(guān)鍵功率回路

• 輸入電容（CIN）緊貼VIN引腳：減小寄生電感
• SW節(jié)點(diǎn)走線控制在5mm以?xún)?nèi)：降低輻射效率
• 采用星型接地：功率地單獨(dú)連接至IC的PGND引腳

保護(hù)敏感反饋網(wǎng)絡(luò)

• FB走線全程在內(nèi)部地層上方：提供屏蔽
• 增加接地保護(hù)環(huán)：環(huán)繞FB分壓電阻
• 串聯(lián)100Ω電阻：FB走線入口處濾波

優(yōu)化補(bǔ)償網(wǎng)絡(luò)

根據(jù)實(shí)測(cè)環(huán)路特性調(diào)整：

• Rcomp增至33kΩ（降低中頻增益）
• 并聯(lián)470pF電容（提高高頻衰減）

增強(qiáng)去耦設(shè)計(jì)

• 在VCC引腳增加1μF陶瓷電容（原設(shè)計(jì)僅0.1μF）
• 輸出端添加10μF電解電容（改善低頻響應(yīng)）

屏蔽措施

• 在電感底部鋪設(shè)接地區(qū)域（減少磁場(chǎng)耦合）
• 使用屏蔽電感替代普通一體成型電感

實(shí)施效果：?jiǎn)栴}解決與性能提升

經(jīng)過(guò)上述改進(jìn)后：

1. 異常嘯叫完全消失,工作頻率穩(wěn)定在1.2MHz
2. 輸出電壓紋波降至30mVpp（滿(mǎn)足設(shè)計(jì)要求）
3. 滿(mǎn)載效率恢復(fù)至91%（接近標(biāo)稱(chēng)值）
4. MOSFET溫度降至55℃（溫升合理）
5. EMI測(cè)試通過(guò)FCC Class B標(biāo)準(zhǔn)

PCB布局的黃金法則

通過(guò)AH8650案例,我總結(jié)了開(kāi)關(guān)電源PCB布局的五大原則：

1. 最小化功率回路：輸入電容→高邊MOS→電感→輸出電容的回路線路要盡可能短
2. 單點(diǎn)接地：功率地和信號(hào)地分開(kāi)布局 ，僅在IC下方單點(diǎn)連接
3. 敏感走線隔離：反饋 、補(bǔ)償?shù)饶M信號(hào)遠(yuǎn)離開(kāi)關(guān)節(jié)點(diǎn)和高di/dt路徑
4. 層次化設(shè)計(jì)：利用多層板的內(nèi)部地層提供自然屏蔽
5. 就近原則：所有高頻去耦電容必須緊貼器件引腳

進(jìn)階技巧：使用仿真工具預(yù)防問(wèn)題

在實(shí)際布局前,建議使用以下工具進(jìn)行仿真驗(yàn)證：

1. SI/PI仿真：分析信號(hào)完整性和電源完整性
2. 熱仿真：預(yù)測(cè)關(guān)鍵元件溫升
3. EMI仿真：評(píng)估輻射發(fā)射風(fēng)險(xiǎn)
4. 環(huán)路響應(yīng)仿真：確保足夠的相位裕度

細(xì)節(jié)決定成敗

PCB布局在開(kāi)關(guān)電源設(shè)計(jì)中絕非"連線游戲"
，AH8650的自激振蕩問(wèn)題生動(dòng)展示了不當(dāng)布局如何毀掉一個(gè)理論上完美的設(shè)計(jì) 。在高速開(kāi)關(guān)電路中，幾個(gè)毫米的走線差異可能意味著穩(wěn)定與振蕩的天壤之別 ，希望本文的案例分析能為各位工程師朋友提供有價(jià)值的參考
，也歡迎大家在評(píng)論區(qū)分享自己的PCB設(shè)計(jì)經(jīng)驗(yàn)與教訓(xùn)，我是劉工 ，我們下期再見(jiàn)！

附錄：AH8650優(yōu)化版PCB布局Checklist

1. [ ] 輸入電容距VIN引腳≤3mm
2. [ ] SW節(jié)點(diǎn)走線長(zhǎng)度≤10mm
3. [ ] FB走線不穿越功率區(qū)域
4. [ ] 功率地單一連接點(diǎn)
5. [ ] 電感下方有完整地平面
6. [ ] 補(bǔ)償網(wǎng)絡(luò)靠近IC放置
7. [ ] 所有高頻電容采用0402或更小封裝

? 振邦微科技版權(quán)所有，轉(zhuǎn)載請(qǐng)注明出處
。